PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-152959

(43)Date of publication of application: 18.06.1993

(51)Int.CI.

HO3M 1/14

(21)Application number: 03-342093

(71)Applicant : NEC CORP

(22)Date of filing:

30.11.1991


(72)Inventor: YASUDA SUSUMU


(54) A/D CONVERSION CIRCUIT

(57)Abstract:

PURPOSE: To reduce the circuit scale and power consumption and to improve the conversion accuracy by incorporating a required circuit or the like.

CONSTITUTION: A serial parallel A/D converter circuit is made up of a 1st sample-and-hold circuit 1, a 1st A/D converter circuit 2, an arithmetic operation circuit 7 applying subtraction processing to an output of the circuit 1 and an output of the circuit 2 subject to D/A conversion and a 2nd A/D converter circuit 6 converting the output of the circuit 7. A switch 703 and a capacitor 704 of the circuit 7 sample an analog signal, and an A/D converter circuit having capacitors 711-71n whose capacitance ratio is 2's power connected in common to an inverting input terminal of an operational amplifier 709 converts the sampled analog signal into nc-bit digital signal. Then D/A converter processing and subtractor processing are implemented by using the operational amplifier 709 and one capacitor 707 and the analog arithmetic operation circuit incorporates each circuit. Thus, the circuit scale and power consumption are saved and the conversion accuracy is enhanced.





LEGAL STATUS

[Date of request for examination]

12.12.1997

[Date of sending the examiner's decision of

29.02.2000

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-152959

(43)公開日 平成5年(1993)6月18日

(51)Int.Cl.⁵ H 0 3 M 1/14 識別記号 庁内整理番号 A 9065-5J FΙ

技術表示箇所

審査請求 未請求 請求項の数1(全 7 頁)

(21)出願番号

特願平3-342093

(22)出願日

平成3年(1991)11月30日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 安田 晋

東京都港区芝 5 丁目 7 番 1 号 日本電気株

式会社内


(74)代理人 弁理士 藤巻 正憲


(54)【発明の名称】 アナログ/デジタル変換回路

(57)【要約】

【目的】 直並列型アナログ/デジタル変換回路において、回路規模及び消費電力を削減し、更に変換精度を向上させることを目的とする。

【構成】 第1のS/H回路1と、第1のA/D回路2と、第2のA/D回路6と、S/H回路、D/A変換回路及び減算回路を一体化した演算回路7とで構成される。この演算回路7は、容量704とスイッチで構成されるS/H回路と、各容量711~71ncの値の比が2のべき乗であるnc個の容量とスイッチで構成されるD/A変換回路と、1個の容量707と1個の演算増幅器709で構成される電荷加算型の減算回路とを有する。





1

【特許請求の範囲】

【請求項1】 入力信号を標本化し保持する第1のサン プルアンドホールド回路と、前記第1のサンプルアンド ホールド回路の出力電圧をncビットのデジタルデータ に変換する第1のアナログ/デジタル変換回路と、前記 第1のサンプルアンドホールド回路の出力電圧を標本化 し保持する第2のサンプルアンドホールド回路と、前記 第1のアナログ/デジタル変換回路の出力データをアナ ログ信号に変換するncビットのデジタル/アナログ変 力信号と前記デジタル/アナログ変換回路の出力信号の 差をとる減算回路と、前記減算回路の出力信号をnfビ ットのデジタルデータに変換する第2のアナログ/デジ タル変換回路とを有するアナログ/デジタル変換回路に おいて、前記第2のサンブルアンドホールド回路は容量 とスイッチを有し、前記デジタル/アナログ変換回路は 各容量の値の比が2のべき乗であるnc個の容量とスイ ッチを有し、前記デジタル/アナログ変換回路のnc個 の各容量の一端は前記第1のアナログ/デジタル変換回 路の出力データに対応して基準電位か又は接地電位に接 20 続され、前記減算回路は前記第2のサンプルアンドホー ルド回路の出力と前記デジタル/アナログ変換回路の出 力を入力とする電荷加算型の減算回路であることを特徴 とするアナログ/デジタル変換回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アナログ/デジタル変 換回路に関し、特に直並列型アナログ/デジタル変換回 路に関する。

[0002]

【従来の技術】従来の直並列型のアナログ/デジタル変 換(以下A/D変換と記す)回路は、図4に示すように 入力信号をサンプリングする第1のサンプルアンドホー ルド(以下S/Hと記す)回路1と、そのサンプリング されたアナログ電圧の内の上位ncビットをアナログ/ デジタル変換する第1のA/D変換回路2と、第1のS /H回路の出力電圧を再度サンプルアンドホールドする 第2のS/H回路3と、第1のA/D変換回路2の変換 結果をデジタル/アナログ変換(以下D/A変換と記 す)するncビットのD/A変換回路4と、D/A変換 回路4の出力と第2のS/H回路の出力との差をとる減 算回路5と、減算回路5の減算結果から下位nfビット をA/D変換する第2のA/D変換回路6とを有してい る。第1のA/D変換回路2及び第2のA/D変換回路 6の出力は、n=nc+nfビットのデータとなる。 【0003】第1のA/D変換回路2及び第2のA/D 変換回路6は、例えば図5に示すような並列型A/D変 換器で構成される。入力信号はN1個(N1=2のn1 乗)の抵抗201~20N1の列によって分割された電 圧を基準電圧とするN1-1個のコレバレータ211~

21 (N1-1) によってデジタル値に変換されエンコ -ダ22によってNcビットのデータに変換される。 【0004】また、D/A変換回路4は、例えば図6に 示すように抵抗401~40N1、スイッチ411~4 1 (N1-1)、バッファアンプ41及びデコーダ42 から構成される。減算回路5は、例えば図7に示すよう に抵抗51~54及び演算増幅器55で構成される。 [0005]

【発明が解決しようとする課題】しかしながら、上記従 換回路と、前記第2のサンプルアンドホールド回路の出 10 来の直並列型A/D変換回路では、D/A変換回路、減 算回路及びS/H回路の夫々に演算増幅器が必要であ り、消費電力及び所要面積が極めて大きくなるという問 題点がある。また、D/A変換回路では抵抗列による電 圧分割を用いているため、D/A変換精度が抵抗比で制 限され、8ビット以上の精度を出すのが困難であるとい う問題点がある。

> 【0006】本発明はかかる問題点に鑑みてなされたも のであって、直並列型のA/D変換回路において、回路 規模及び消費電力を削減し、更に変換精度を向上させる ことができるA/D変換回路を提供することを目的とす る。

[0007]

30

【課題を解決するための手段】本発明に係るA/D変換 回路は、入力信号を標本化し保持する第1のサンプルア ンドホールド回路と、前記第1のサンプルアンドホール ド回路の出力電圧をncビットのデジタルデータに変換 する第1のアナログ/デジタル変換回路と、前記第1の サンプルアンドホールド回路の出力電圧を標本化し保持 する第2のサンプルアンドホールド回路と、前記第1の アナログ/デジタル変換回路の出力データをアナログ信 号に変換するncビットのデジタル/アナログ変換回路 と、前記第2のサンプルアンドホールド回路の出力信号 と前記デジタル/アナログ変換回路の出力信号の差をと る減算回路と、前記減算回路の出力信号をnfビットの デジタルデータに変換する第2のアナログ/デジタル変 換回路とを有するアナログ/デジタル変換回路におい て、前記第2のサンプルアンドホールド回路は容量とス イッチを有し、前記デジタル/アナログ変換回路は各容 量の値の比が2のべき乗であるnc個の容量とスイッチ を有し、前記デジタル/アナログ変換回路のnc個の各 容量の一端は前記第1のアナログ/デジタル変換回路の 出力データに対応して基準電位か又は接地電位に接続さ れ、前記減算回路は前記第2のサンプルアンドホールド 回路の出力と前記デジタル/アナログ変換回路の出力を 入力とする電荷加算型の減算回路であることを特徴とす る。

[0008]

【作用】本発明に係るA/D変換回路においては、容量 とスイッチで構成されるS/D回路と、各容量の値の比 50 が2のべき乗であるnc個の容量とスイッチで構成され

10

20

30

るD/A変換回路と、1個の容量と1個の演算増幅回路 で構成される電荷加算型の減算回路とによって、S/H 回路、D/A変換回路及び減算回路を一体化構成でき る。従って、S/H回路、D/A変換回路及び減算回路 における演算増幅器の必要数は1個となるため、構成が 簡単となり、占有面積及び消費電力を従来の直並列型A /D変換回路の1/3以下に低減することが可能とな る。また、D/A変換回路として容量列を用いているた め、抵抗列を用いたD/A変換回路以上に比精度を向上 させることが可能であり、消費電力をさらに低減するこ とが可能である。

[0009]

【実施例】次に、本発明の実施例について添付の図面を 参照して説明する。

【0010】図1 (a)は、本発明の第1の実施例に係 るA/D変換回路を示すブロック図である。このA/D 変換回路へのアナログ入力信号は、入力端子8から第1 のS/H回路1に入力される。第1のS/H回路1の出 力は、第1のA/D変換回路2でncビットのデジタル 値に変換される。第1のS/H回路1の出力と第1のA /D変換回路2の出力は、演算回路7に入力される。演 算回路7では、第1のS/H回路1の出力を再度標本化 し、また、第1のA/D変換回路2の出力をアナログ信 号に変換する。更に、演算回路7では、第1のS/H回 路1の出力を再度標本化した値と第1のA/D変換回路 2の出力をアナログ信号に変換した値との差をとって出 力する。第2のA/D変換回路6では、演算回路7の出 力電圧をnfビットのデジタル値に変換する。以上の回 路によって、入力端子8から入力されたアナログ入力信 号は、nc+nfビットのデジタル値に変換される。

【0011】演算回路7は、サンブルアンドホールド、 D/A変換及び演算という3つの機能を有し、具体的に は図l(b)に示すように構成されている。アナログ信 号は入力端子700に印加され、スイッチ703がオン のときに容量704でサンプリングされる。容量704 はスイッチ705がオンのときに演算増幅器709の反 転入力端子に接続される。この演算増幅器709の他方 の入力端子は接地されている。演算増幅器709の反転 入力端子と出力端子701との間には、容量709及び スイッチ706が並列に接続されている。容量711~ 40 71ncの各電極の一方は演算増幅器709の反転入力 端子に共通に接続され、各電極の他方は夫々スイッチ7 21から72ncを介して接地又は基準電圧入力端子7 08に接続されるようになっている。容量711~71 n cの各容量の値は、C/2, C/(2の2乗), C/ (2の3乗)・・・C/(2のnc乗)というように、 2のべき乗の比となるように設定されている。 スイッチ 721から72ncは演算回路デジタル入力端子702 の信号によりオンオフ制御される。

ジタル変換回路の動作について、図2の本実施例のA/ D変換回路全体の動作を示すタイミングチャートも参照 して説明する。図1(b)に示すように、第1の位相で 入力端子700から入力されたアナログ信号は、スイッ チ703、705を介して容量704でサンプリングさ れ、同時に容量711~71ncの各電極の一方は演算 増幅器709の反転入力端子に共通に接続され、各電極 の他方はデジタル入力信号により動作するスイッチ72 $1\sim72$ n cにより夫々接地される。また、演算増幅器 709の反転入力と出力端子との間に接続される積分容 量707は、スイッチ706によって短絡されて放電さ れる。

【0013】次に、第2の位相になると、スイッチ70 3,705が切り換り、第1の位相において、容量70 4 で蓄積された電荷が電極が反転されて積分容量707 に転送される。また、第1のA/D変換回路2の出力で あるncビットのデジタル値に対応してスイッチ721 ~72 n cが基準電圧端子708に接続されて、各容量 711~71ncから夫々電荷が積分容量707に転送 される。スイッチ706は解放されているので、積分容 量707には容量704と容量711~71ncから転 送された電荷が加算されて蓄積され、出力端子701に は容量707に蓄積された電荷と容量707の容量値で 決まる電圧が出力される。

【0014】図3は、本発明の第2の実施例に係るA/ D変換回路を示すブロック図である。第1の実施例と同 じ機能を有するブロックには同じ番号を付してある。と の第2の実施例では、第1の実施例における演算回路7 の出力を演算回路9で再度サンプルアンドホールド、D /A変換及び演算を行ない、その結果をA/D変換回路 10でn1ビットのデジタルデータに変換する。これに よって、入力アナログ信号をnc+nf+n1ビットのデ ジタル値に変換でき、よりビット数の多い髙精度なA/ D変換回路が従来のA/D変換回路よりも極めて小数の 演算増幅器で実現できる。

[0015]

【発明の効果】以上説明したように、本発明に係る直並 列型A/D変換回路によれば、S/H回路、D/A変換 回路及び減算回路を一体化する構成としたため、そのS /H回路、D/A変換回路及び減算回路における演算増 幅器の必要数は1個となるので、回路構成が簡単とな り、占有面積及び消費電力を従来の直並列型A/D変換 回路の1/3以下に低減することが可能である。また、 D/A変換回路として容量列を用いているため、抵抗列 を用いたD/A変換回路以上に比精度を向上させること が可能であり、消費電力をさらに低減することが可能で ある。

【図面の簡単な説明】

【図1】(a)は、本発明の第1の実施例に係るA/D 【0012】次に、このように構成されたアナログ/デ50変換回路を示すブロック図、(b)は、(a)に示す本

発明の第1の実施例に係るA/D変換回路における演算 回路の回路図である。

【図2】図1に示す本発明の第1の実施例に係るA/D 変換回路の動作を説明するタイムチャートである。

【図3】本発明の第2の実施例に係るA/D変換回路を 示すブロック図である。

【図4】従来のA/D変換回路の一例を示すブロック図 である。

【図5】図4に示す従来のA/D変換回路における第1

のA/D変換回路及び第2のA/D変換回路の一例を示*10 7;演算回路

* す回路図である。

【図6】図4に示す従来のA/D変換回路におけるD/ A変換回路の一例を示す回路図である。

【図7】図4に示す従来のA/D変換回路における減算 回路の一例を示す回路図である。


【符号の説明】

1;第1のS/H回路


2;第1のA/D回路


6;第2のA/D回路


【図1】



(6)








【図6】

【図3】



【図5】

